Es=-L（dI/dt）=Is.Rs+jIs.Xs （1）式中：Rs—屏蔽层电阻 Xs—屏蔽层电抗
图1 屏蔽层电流Is产生的磁通也包围着电缆芯，并在电缆芯中产生反向磁通，图中用实心圆表示,这两个磁通在电缆芯中产生的感应电动势相互抵消。设屏蔽层与电缆芯的互感为Xm，则屏蔽层电流Is在电缆芯中产生的感应电势为： E=-jIs.Xm （2） 因屏蔽层将电缆芯完全包围，所以认为Xs=Xm。 上述两个磁通在电缆芯中产生的合成干扰电势为： Es+E=Is.Rs （3） 假设Rs=0，外部的干扰源就不会在电缆芯中产生干扰。实际上，Rs不可能为0 ，Rs越小，合成干扰电势Es+E就越小，因此为了提高抗干扰能力，弱电系统应选用电阻率低的铜材料作屏蔽层的电缆。
